PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-060264

(43) Date of publication of application: 07.03.1989

(51)Int.CI.

HO2M 7/48

7/628 **H02P**

7/63

(21)Application number: 62-215408

(71)Applicant: HITACHI LTD

(22)Date of filing:

. 31.08.1987

(72)Inventor: MATSUI TAKAYUKI

OKUYAMA TOSHIAKI **KUBOTA YUZURU**


TAKAHASHI JUNICHI

(54) METHOD AND DEVICE FOR CONTROLLING VOLTAGE TYPE INVERTER

(57)Abstract:

PURPOSE: To produce sinusoidal output current, by compensating basic component and higher harmonic components of output voltage drop caused through ON delay without detecting the output current directly.

CONSTITUTION: PWM inverter 1 converts DC voltage into AC voltage and feeds three-phase AC voltage to an AC motor 2. A control circuit comprises an integrator 3, a voltage command operating circuit 4, a co-ordinate converter 5 and the like, and provides a, phase angle veiwed from U-phase in a stator coordinate system to a memory 18 and adders 12, 13 constituting a compensation voltage operating circuit 6, while memories 18~20 provide compensation voltage signals to adders 7~9. The adders 7~9 provide output voltage command signals from the PWM inverter 1 to a PWM pulse generating circuit 10. Phase angle is operated based on a current command signal and a primary angular frequency in a rotary field co-ordinate system, then compensation voltages for respective phases are read out from the memories 18~20 corresponding to the phase angle and added to a three-phase output voltage command signal from the inverter thus carrying out compensation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-60264

@Int_Cl.⁴	•	識別記号	庁内整理番号		49公開	昭和64年(1	989)3月7日
H 02 M	7/48		F-8730-5H				٠
H 02 P	7/628 7/63	302	B - 7531 - 5H K - 7531 - 5H	东 本語	未請女	・器明の数 2	(今7百)
	.,			THE LEGISTA	>1\0H-3\	3031-18X 2	(主,兵)

図発明の名称 電圧形インバータの制御方法及び装置

②特 願 昭62-215408

②出 願 昭62(1987)8月31日

⑫発 明 者 奥 山 俊 昭 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

⑫発 明 者 久 保 田 譲 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

砂発 明 者 高 橋 潤 一 茨城県日立市大みか町5丁目2番1号 株式会社日立製作 所大みか工場内

⑪出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑫代 理 人 并理士 小川 勝男 外2名

明 相 掛

1. 発明の名称

低圧形インパータの朝御方法及び装置

- 2, 特許請求の範囲
 - 1. インバータを構成する正側及び負側スイツチング素子の短絡を助止する期間を設け、3相符 を選ば圧指令信号によづいてパルス報管と形でより出力電圧を制御する電圧形インバータ出力電流の空間ペクトルの位相角を求め、当該位相角に基づいて前記短絡助止期間による間は正信号を前記3相交流電圧指令信号の少なくとも2相分以上に加算することを特徴とする電圧形インバータの調響方法。
 - 2. 交流電動機に可変電圧可変層波数の交流を供 給する電圧形インパータと、前記交流電動機の 一次角周波数を与える周波数指令手段と、該周 被数指令手段の出力倡号に基づいて前記交流電 動機の3相交流電圧指令個号を与える出力電圧

指令手段と、該出力批正指令手段の出力信仰に 基づいてパルス幅変調制御し、その出力パルス 信号に前記性圧形インパータの追側を設けて出 力性圧を制御するパルス幅変調回路と、前記は 特防止期間による前記低圧形インパータの出力 性圧降下の補價電圧信号を前記3相交流低圧指 令價号に加算する補便手段とを具備し、該の空間 への記憶圧形インパータの出力低流の空間 への記憶圧信号をメモリから読み出すた もの記憶圧信号をメモリから読み出すた もの記憶圧がインパータの制御 が記したことを特徴とする低圧形インパータの制御

3. 発明の詳細な説明

【遊業上の利用分野】

本発明はパルス幅変調インバータ (以下 P W M インバータと称する) の出力選圧を例御する方法に関する。

〔従来の技術〕

PWMインパータにおいては、インパータを得

特開昭64-60264(2)

成する正側及び負側スイッチング素子を交互に導 通制御して、出力電圧をPWM制御する。しかし、 スイッチング素子にはターンオフ時間によるスイ ッチングの遅れがあるため、正側及び負側が同時 に導通しないように短絡防止期間(以下オンデレ イと称する)を設けている。このため、オンデレ イの比較によりインバータの出力電圧に波形盃み が生じるという問題がある。

そこで、健来では、オンデレイによる出力低圧の低下を補償する方法として特別昭60-118081号に記載のように、オンデレイによる出力電圧降下分の基本設成分を、力率角を考慮して演算し、それを極座線ー3相波換回路の3相出力電圧指令に加算して補償する方法が提案されている。また、出力電流の瞬時領を検出し、その優性に応じた信号を3相低圧指令に加算して補償するフイードバック方式が特公昭59-8152号に記載されている。 【発明が解決しようとする問題点】

しかしながら、上配従来技術は、オンデレイに よる出力健圧降下分の基本被成分しか補償できな いために、出力電流波形が歪み、負荷である交流 電助機にトルクリプルが発生する問題があった。 また、出力電流を検出してその極性に応じて補償 するフイードパック方式では、検出電流に直流分 あるいは出力電流波形の歪みのために極性検出が 正しく行えず、補償がうまくできない問題があっ た。

本発明の目的は、出力電流を直接検出することなく、オンデレイによる出力電圧降下の基本波成分及び高調波成分を共に補償し、インパータの出力電流波形を正弦波に近づけることにある。

(問題点を解決するための手段)

上記目的は、オンデレイによるインパータの出力 電圧降下を補償する電圧を、インパータの出力 電流の空間ベクトルに関係して、この空間ベクトルの関係して、この空間ベクトルの関係を付換して、この空間である。 予め読み出し可能なメモリに記憶させておき、前記位相角を回振磁界飛環系の電洗指令債号と一次角周波数とから演算して前記メモリから各相の補償電圧を読み出し、インパー

タの3 相出力電圧指令信号に加算して補償することにより選成される。

(作用)

(実施例)

本苑明の一次施例を第1図に示す。

第1回において、PWMインパータ1は直流電

座開姿換器5では回転磁界座線系の電圧復合信 サン4・、マ・が乗算器22、23及び除算器26 に入力され、乗算器22、23の各々の出力信号 を加算器24にて加算して平方根徴算器25に入 力し、電圧複合信号の大きさVIが複算されて乗 算器36~38に加えられる。除算器26の出力 信号を逆正接演算器27に入力して位相角を演算 し、加算器28にて座標変換の座標基準信号ωと

特開昭64-60264(3)

と加釘されて余弦関数発生器33及び加算器29,30に出力される。加算器29,30はU相に対して2 ェ/3,4 ェ/3位相の遅れたV相,W相の基準信号を余弦関数発生器34,35に出力する。余弦関数発生器33~35の出力信号は乗算器36~38に入力されて固定子座標系の3相の交流程圧指令信号 vov,vvv,vvvが演算されて加算器7~9に加えられる。

除算器11は回転磁界座標系の電流指令信号 I・・、I・の比を演算して逆正接演算器16に入力し、回転磁界座標系での電流位相角0を演算的 での電流位相角のを演算的 での電流位相角のを加算して、固定子座傾系の U相から見た位相角(0+ωt)を構造を構成するメモリ18及び加算器12, 13に出力する。加算器12, 13はU相に対か に見た位相角をメモリ18, 20に出力する。メモリ18~20に出力する。メモリ18~20に出力する。メモリ18~20に出力する。メモリ18~20に入力された位相角の、に対応 して PWMインバータ1のオンデレイによる出力電

M. : 励磁インダクタンス値

T1:二次時定数,

S : 做分演算子である。

また、本実施例では極速標形式の場合であり、 座標変換器 5 における演算は次式のように扱わせる。

$$\begin{bmatrix} \mathbf{v}_{u^*} \\ \mathbf{v}_{v^*} \\ \mathbf{v}_{v^*} \end{bmatrix} = \sqrt{(\mathbf{v}_{d^*})^2 + (\mathbf{v}_{q^*})^2} \cdot \begin{bmatrix} \cos (\omega t + \theta_1) \\ \cos (\omega t + \theta_1 - 2\pi/3) \\ \cos (\omega t + \theta_1 - 4\pi/3) \end{bmatrix} \cdots (2)$$

ここに、 0 1 = tan - (v ** / v **) である.

 正降下を補償する補償は圧信引を加算器フ~9に出力する。加算器フ~9はPWMインバータ1の出力低圧指令借号 V。・・・、V・・・をPWMパルス発生回路10に出力する。

次に、動作を説明する。

第1回の制御方式はPWMインバータによるベクトル制御方式であり、電圧指令演算器4にて交流電動機2の回転磁界座標系の励磁電流指令信号I・・から回転磁界座標系の配圧指令信号v・・、v・・を演算し、この電圧指令信号を座標変換器5にて固定子座標系の交流電圧指令信号v・・、v・・、v・・に変換し、これと概送被信号とを比較して得られるPWM信号に従い各相の出力電圧を制御するものである。電圧指令演算器4における演算は次式のように表わせる。

$$\begin{array}{c} \mathbf{v}_{4} = \mathbf{y}_{1} \cdot \mathbf{I}_{4} - \mathbf{\omega} \cdot (\mathbf{R}_{1} + \mathbf{R}_{2}) \cdot \mathbf{I}_{4} * \\ \\ \mathbf{v}_{4} = \mathbf{y}_{1} \cdot \mathbf{I}_{4} + \mathbf{\omega} \cdot \mathbf{R}_{1} \cdot \mathbf{I}_{4} + \mathbf{\omega} \cdot \frac{\mathbf{M}}{1 + \mathbf{T}_{2} \cdot \mathbf{S}} \cdot \mathbf{I}_{4} * \end{array}$$

ここに、 y 1 : 交流電動機2の一次抵抗値 & 1, & 2 : 一次, 二次漏れインダクタンス値

圧の波形である。従来では破線で示すような波形 の補償能圧を作るために各相の出力電流を検出し てその極性が必要であつたが、本発明では第8図 に示すように、回転磁界座標系は- q 軸上の空間 ベクトルµと固定子座標系のU相との位相角(U + u t)に基づいて、読み出し可能なメモリ18 ~20より第4図 (a), (b), (c) に示す破線 のような波形の補債電圧を発生させるようにして いる。その結果、電流検出信号の優性検出器が不 要とできる。また、加算器12,13はオンデレ イによる出力低圧降下を補償する補償低圧の各相 の位相がU相に対してV相、W相が各々2ェノ3. 4 π / 3 遅れることからメモリの入力位相をずら すようにしたものである。その結果、メモリ18 ~20の入力位相角01に対する出力信号の関係 を同じにすることができる。第2図はメモリ18 ~20の入出力特性を示したものである。

以上のように、本実施例ではオンデレイによる 出力電圧降下を補償する電圧の大きさを、PWM インパータの出力電流の空間ベクトルの位相角に 応じて決定するようにしているので、各相の出力 電流の極性検出器が不要とできると共に、メモリ に記憶させる抽價電圧波形を矩形波状あるいは基 本波と高調波の合成波形とすることによりオンデ レイによる出力電圧降下の基本波成分と高調波成 分を補償することができる。

第5図は本発明の他の実施例である。第1図と 四一要素には同じ符号を付しているので説明を登 略する。第1図と異なる所はオンデレイによる出 力電圧降下を固定子座標系の2相分で補償するよ うにした点である。

加算船17は座棚基準信号 a t と 他 流位 相 内 o を 加算 し、 固定子 座標系の U 和 から 見た 位 相 角 (ω t + 0) を 補 徴 低圧 微 算 回 路 G を 構 成 す る a が な る a が な る a が な る a な と な 考 慮 す る た め の も の で あ る 。 メ モ リ 1 9 。 2 0 は 入 カ さ れ た 位 相 角 e 。 に 対 応 し て P W M イ ン バ ー タ 1 の オ ン デ レ イ に よ る 出 カ 電 圧 降 下 を 補 像 す る 補 像 電 圧 信 号 を 加算 器 8 。 9 に 出 カ す る 。

そこで、V相とW相の補債のみで第4図 (d), (e), (f)のような補債電圧を与えるV相, W相の補償電圧 $_{V_{2}v}$, $_{V_{2}v}$ を(3) 式より求めると次式で表わされる。

$$\begin{array}{c}
\widetilde{\mathbf{v}}_{I0} = 0 \\
\widetilde{\mathbf{v}}_{I0} = -\mathbf{v}_{I0} - \mathbf{v} \\
\widetilde{\mathbf{v}}_{I0} = \mathbf{v}_{I0} - \mathbf{v}
\end{array}$$
... (4)

また、加算器12はメモリ19と20の内容を 一致させるために、W相に対してV相を2ヵ/3 加算器8,9はPWMインバータ1の出力電圧指令信号 v · · · 。 v · · · をPWMパルス発生回路10に出力する。

次に、本発明に係るオンデレイによる出力電圧 降下を納償する動作を第4回、第6回を参照して 説明する。

第4図(a),(b),(c)は各相の出力電流とオンデレイによる出力電圧降下を補償するのに必要な電圧の波形であるが、PWMインバータ1の出力線に接続される交流電動機の線面電圧においては、(d),(e),(f)に示すような補償電圧とないとなる。そこで、本実施例ではPWMインバータ1の線間電圧に注目してオンデレイによる出力電圧を補債する補債電圧を2相分に加えるようにしている。

固定子座標系の各相の補償位圧 V zu, V zv-w, V zw-u を求めると次式で扱わせる。

だけ進めるようにしたものである。第7回に本実 施例によるメモリ19,20の入出力特性を示す。

以上のように、本実施例では第1の実施例に比べてPWMインパータのオンデレイによる出力な 圧降下を2相分で制備することができるので、そ の演算処型ステップ数を少なくできる。

(発明の効果)

本苑明によれば各相の出力電流の極性検出器が不要にできると共に、オンデレイによる出力電圧降下の基本成分と高層放成分を補償することができ、負荷である交流電動機のトルクリブルを軽減することができる。

4. 図面の簡単な説明

第1回は本発明の第一実施例を示す構成図、第 2回は第1図のメモリの入出力特性を示す特性図、


特開昭64-60264(5)

節3回PWMインパータのオンデレイによる出力 健圧降下の大きさを説明するための特性図、 第4 図は本発明の作用を説明するための波形図、第5 図は本発明の第二の実施例を示す構成図、第6図 は第二の実施例の作用を説明するための波形図、 第7回は第5回のメモリの入出力特性を示す特性 図、第8回は本発明の原理を説明するための空間 ベクトル図である。


1 … P W M インバータ、 2 … 交流電勘機、 3 … 積 分器、4…就压捐令演算回路、5…座標変换器、 6 … 補債電圧 沪算回路、 10 … P W M パルス発生 回路。


代理人 弁理士 小川勝男

第2図



第3 図






特開昭64-60264(6)


第 4 図

(a) v_{fu} (b) v_{fv} (c) v_{fv} (d) v_{fv} (e) v_{fv} v_{fv} v_{fw} v_{fw} v_{fw}

第 6 図



第 5 図



特開昭 64-60264 (ア)

